128gb的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列各種有用的問答集和懶人包

原子層氣相沉積之雙層非阻絲電阻式記憶體於高密度交錯式陣列應用之探討

為了解決128gb的問題，作者張哲嘉 這樣論述：

在現今大數據以及物聯網的時代之下，巨量資料的運算與儲存每年正指數性的劇增。於此同時，人工智慧的快速發展有效地加速了數據的分析能力，支撐了現今方便快速的科技社會。在這樣的時空背景之下，無論是在現行傳統馮 • 諾伊曼之電腦架構下能填補速度與容量缺口的高密度儲存級記憶體，亦或是發展跳脫於此架構下的新平台進行更有效率的人工智慧運算硬體，各種新世代的記憶體近十幾年來引起了學界與業界的高度關注，相關的各式應用也陸續被提出。電阻式記憶體由於其簡單結構提供了元件微縮上的優勢，展現了超高密度陣列架構的實現可行性，並提供前述所言之應用潛力。以高密度三維結構的製程技術而言，原子層氣相沉積是不可或缺的薄膜沉積技術，

提供在三維側壁結構下良好的薄膜覆蓋與均勻性。以元件的特性而言，傳統以阻絲形態為傳導機制的電阻式記憶體在上述前提之下出現了許多元件本身的挑戰。其線性的電阻與電壓的依存關係造成了高密度記憶體陣列中嚴重的漏電流問題，並且因製程的困難無法允許其在三維側壁結構的設計下串接額外的選擇性元件用以降低漏電流。再者，由於阻絲的連接與斷裂往往是一不連續且隨機的雙穩態變化，而在仿生人工智慧之硬體平台上往往需要類比形態阻值切換的元件技術。大範圍的元件與元件或者操作之間的變異性亦增加陣列操作的困難度。另一方面，各式非阻絲形態的電阻式記憶體近年來被許多團隊提出，因其均勻的電流傳導機制，非線性之電壓電流關係，漸進式的阻值切

換，以及均勻的操作穩定性皆克服了前述阻絲形態電阻式記憶體所遭遇之困難。然而，相較於在操作機制上相當明朗的阻絲形態電阻式記憶體，非阻絲操作行為背後的機制一直受到廣泛的爭議。機制的不明確對於後續元件的優化與應用的發展造成許多阻礙。本篇論文旨在針對非阻絲形態電阻式記憶體在元件機制、元件應用、陣列整合上的議題做各種探討與開發，展望於未來應用於儲存級記憶體與人工智慧上之高密度記憶體陣列結構。我們成功以原子層氣相沉積的技術發展出了以HfO2/TiO2雙層介電層結構為基礎的非阻絲形態電阻式記憶體，透過電性以及物性的分析確定了氧化層缺陷能階的形成是主導此非阻絲傳導機制的關鍵。電子在缺陷內的捕捉或釋放改變了材料

本身的特性，因而改變了整體結構的電流傳導。我們更發現氧空缺之帶電性能進一步形成氧空缺聚集或者斷裂的行為。透過製程條件的調變，我們可以在同一元件上操作脈衝時序依賴可塑性(STDP)及反脈衝時序依賴可塑性(anti-STPD)之仿生突觸行為。如此能完全符合最新一代人工智慧網路裡的監督式學習演算法之突觸特性。更進一步，我們提出了一可行之突觸陣列硬體平台，成功的對資料的分類進行高準確的運算。最後，在考量非理想的元件良率的情況下，我們定量的討論了元件因非理想效應崩潰之後對整體陣列上造成的干擾。元件的崩潰不但使得其非阻絲操作的非線性電壓電流關係消失，亦造成了元件本身大量的漏電，因此對陣列上其他正常的元件造

成巨大的漏電流影響。透過分析主要的干擾模式並且簡化陣列的電路做等效模型的計算，我們提出了一規則化的方法快速且系統性地分析了元件良率對陣列良率的關係。我們發現即使只有少量的崩潰元件，亦將對陣列的良率造成嚴重的劣化，越大的陣列尺寸造成的影響將更劇烈，必需使用更多的陣列以彌補良率的損失，因而可能失去了與主流一電晶體一記憶體(1T1R)陣列結構相比的面積優勢。未來針對元件因崩潰帶來的影響，需要透過陣列參數的調整，或者是適當的陣列切割，亦或是備用陣列的安排，慎重考量並設計之。