問題的答案無所不包論文書籍站
國立高雄第一科技大學 電子工程系碩士班 許耀文所指導 楊承諺的 實現於印刷電路板與互補式金氧半導體0.18微米晶片製程的分佈式差動放大器 （2017），提出台積電 前端 PTT關鍵因素是什麼，來自於分佈式放大器、多埠電感、微波及毫米波晶片、印刷電路板設計。
而第二篇論文大同大學 通訊工程研究所 黃淑絹所指導 王柏森的 0.6V低功率802.11a WLAN低雜訊放大器與電壓控制振盪器設計 （2015），提出因為有 低雜訊放大器、π型阻抗匹配電路、電流再利用、前端基體偏壓技術、低電壓、尾電流源、電容回授、對稱型電感的重點而找出了 台積電 前端 PTT的解答。
實現於印刷電路板與互補式金氧半導體0.18微米晶片製程的分佈式差動放大器
為了解決台積電 前端 PTT 的問題，作者楊承諺 這樣論述：
本論文使用台積電所提供的互補式金屬氧化物半導體 (CMOS) 0.18-um 製程參數設計晶片、與印刷電路板兩種方式，進行設計分佈式放大器。分佈式放大器使用三諧振放大器的設計概念設計，利用不同的諧振頻率來達到寬頻增益的效果，匹配電路是使用電感與電晶體間的寄生電容設計，在晶片設計中，由於電路的關係如果使用傳輸線匹配，電路會過於龐大，所以本論文利用電磁模擬軟體，自行繪製電感，取代傳輸線匹配，此方法可以大大減小面積使用量，而印刷電路板的設計是使用電感等效傳輸線的方法做設計，由於印刷電路板不像晶片有這麼大的設計自由度，在電路佈局上必須經過良好設計才能完成電路。 本論文晶片測量結果為，電路量測最
低增益 (S21) 17 dB，最低輸入端反射損耗 (S11)為10 dB、最低輸出端反射損耗 (S22)為10 dB、面積為0.84mm^2、功率總消耗功率 200 mW、頻寬0.1-28 GHz，印刷電路板電路量測結果電路量測最低增益16dB，最低輸入端反射損耗 (S11)為10 dB、最低輸出端反射損耗 (S22)為10 dB、面積為27cm^2、功耗為50mW、頻寬0.1-4 GHz。
0.6V低功率802.11a WLAN低雜訊放大器與電壓控制振盪器設計
為了解決台積電 前端 PTT 的問題，作者王柏森 這樣論述：
在本篇論文中，我們提出一個適用於802.11a無線區域網路規範且可操作在0.6V的低功率低雜訊放大器和電壓控振盪器。本電路設計使用台積電1P6M 0.18 m RF CMOS製程。 本文所提出的低雜訊放大器使用π型匹配網路代替電感退化型阻抗匹配網路，以減少面積的大小和改善線性範圍。通過採用電流再利用架構和基體正向偏壓技術，使得本LNA設計能夠在供應電壓只有0.6V下進行操作並且功耗只有0.882mW。增益為15.1dB、雜訊指數為3.75dB且本晶片面積為0.99 x 0.69 。 本文所提出的低電壓低功耗NMOS交叉耦合型電壓控振盪器利用了接在NMOS源極端的中間抽頭對稱型
電感來減少相位雜訊。除此之外，在MOS源極與汲極間加入電容回授，進而提高輸出弦波振幅且又可降低相位雜訊。相位雜訊為-116.5dBc/Hz本VCO大約消耗2.9mW。晶片面積為1.3 x 0.67 。